(11)Publication number:

05-048095

(43)Date of publication of application: 26.02.1993

(51)Int.CI.

H01L 29/784 H01L 21/20 H01L 21/205 H01L 27/12

(21)Application number: 03-221175

(22)Date of filing:

03-221175 07.08.1991 (71)Applicant: CANON INC

(72)Inventor: KITAJIMA NOBUO


MORISHITA MASAKAZU


(54) SEMICONDUCTOR DEVICE AND MANUFACTURE OF THE SAME

(57)Abstract:

PURPOSE: To prevent effect by quantity of defects on mobility of carrier by causing free carrier of a semiconductor device to run along the crystal growth direction, except for the area near the growth originating point.

CONSTITUTION: A p-type channel region 2 of nM0S transistor and n+ type regions which will become a source and a drain are provided on a quartz glass substrate 1. Moreover, an insulating film 4, a gate electrode 5, a nitride region 20 which will become a seed, a metal 100 which will be become an electrode and an interlayer insulating film 200 are also formed. After Si is grown on a circular box by the gas phase epitaxy method, it is selectively polished to produce a substrate, a circular gate electrode 5 is formed to prepare a OS transistor. With introduction of such structure, defect of gas phase epitaxy enters radially, the carrier runs in the crystal growth direction and also runs along the defects, without crossing the radial defects.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-48095

(43)公開日 平成5年(1993)2月26日


:	29/784 21/20 21/205 27/12	識別記号	庁内整理番号 9171—4M 7454—4M 8728—4M 9056—4M		技術表示箇所 29/78 311 F 審査請求 未請求 請求項の数7(全 6 頁)
(21)出顯番号		特願平3-221175		(71)出願人	000001007
(22)出願日		平成3年(1991)8	3月7日	(72)発明者	キャノン株式会社 東京都大田区下丸子3丁目30番2号 北島 信夫 東京都大田区下丸子3丁目30番2号 キャ ノン株式会社内
				(72)発明者	森下 正和 東京都大田区下丸子 3 丁目30番 2号 キャ ノン株式会社内
				(74)代理人	弁理士 山下 穣平


(54)【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【目的】 結晶欠陥の多少により特性が左右されず、集積度の高い半導体装置を実現する。

【構成】 総縁基体上に結晶の成長起点を有し、選択的に結晶成長させた半導体基体に作製した半導体装置において、前記半導体装置の自由キャリアを、前記成長起点近傍を除き、且つ、前記結晶成長方向に沿って走行させることを特徴とした半導体装置であり、前記半導体装置が、少なくともソース、ドレイン、ゲート、チャネル部を有する絶縁ゲート型トランジスタであって、前記ゲート領域が前記成長起点をとり囲む様に配置されたことを特徴とする。





[特許請求の範囲]

【請求項1】 絶縁基体上に結晶の成長起点を有し、選択的に結晶成長させた半導体基体に作製した半導体装置において、

前記半導体装置の自由キャリアを、前記成長起点近傍を 除き、且つ、前記結晶成長方向に沿って走行させること を特徴とした半導体装置。

【請求項2】 前記半導体装置が、少なくともソース、ドレイン、ゲート、チャネル部を有する絶縁ゲート型トランジスタであって、前記ゲート領域が前記成長起点を 10とり囲む様に配置されたことを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記半導体装置が、エミッタ、ベース、コレクタを有するトランジスタであり、該ベースが、前記成長起点をとり囲む様に配置されたととを特徴とする請求項1 に記載の半導体装置。

【請求項4】 キャリア走行領域の平面形状が、5角形以上の多角形あるいは円形であることを特徴とした請求項1に記載の半導体装置。

【請求項5】 一つの前記成長起点から成長した結晶中 20 に、複数の半導体装置を形成することを特徴とする請求 項1 に記載の半導体装置。

[請求項6] 請求項1に記載の半導体装置の製造方法 において、絶縁基体上の円形凹部に結晶の成長起点を有 し、該成長起点から結晶成長させることを特徴とする半 導体装置の製造方法。

【請求項7】 請求項1に記載の半導体装置の製造方法 において、絶縁基体上の5角形以上の多角形凹部に結晶 の成長起点を有し、該成長起点から結晶成長させること を特徴とする半導体装置の製造方法。

[発明の詳細な説明]

[0001]

[産業上の利用分野] 絶縁膜上に形成された半導体装置 及びその製造方法に関する。

[0002]

【従来の技術】近年、一部の半導体装置において、特性 を高めるため、絶縁基板上に良質な単結晶の形成方法が 求められている。

【0003】とのような良質な単結晶の形成方法の一つとして、絶縁基板上に核形成密度の小さい非核形成面と、単一核のみより結晶成長するに十分小さい面積を有し、核形成密度の大きい核形成面とを有する堆積表面に、気相エビタキシー等の結晶形成処理を施して、核形成面上に配した単一核から単結晶を成長させる技術(以下、センタキシーと呼ぶ)がある。

【0004】図8は、このようなセンタキシー技術による従来の結晶形成方法を示す図であり、図では一辺しのボックス(核形成面)の中心に結晶成長の起点となる単一核(シード)を配置し、気相センタキシーにより、シードを中心としてボックス内に結晶を成長させるもので

ある。

【0005】また、図6(a)はこのようにして成長させた結晶を示す平面図である。

【0006】また図9は、とのような結晶を加工して形成した、従来のセンタキシー技術により形成されたMOSトランジスタの平面図(a)及び断面図(b)である。

[0007]

【発明が解決しようとしている課題】従来、センタキシーの気相成長によるデバイスは、図8の従来例に示す如く、一辺Lの正方形のボックスに、中心の核形成起点(シード)から核成長させて作製していた。そのため、図6(a)に示すように、少なくとも正方形のボックスの角まで結晶を成長させるためには、√2Lの直径まで成長させる必要があった。

[0008]また、この結晶は、ランダムな方向に多角形状に成長するため、互いに結晶がぶつからないためにはシードの配置をそれぞれしの間隔にはできず、少なくとも√2 Lにしなければならず、形成密度が上げられないという問題があった。

[0009] (これは、石英上に形成する場合、結晶が互いにぶつかると、SiとSiOzの膨張係数の差から石英ガラス側にクラックが入ることからも避ける必要がある。)また、気相、固相センタキシーでは成長が本質的に放射状になるため、欠陥がシードを中心として放射状に入るのであるが、図9で示す如く、従来、ゲートがそのシードの上に形成されているため、欠陥を横切ってキャリアが走行することになり、その欠陥の多少により、MOSトランジスタのキャリアの移動度が大きく影響され、MOSトランジスタの応答特性に大きなバラツキが出るという問題があった。

【0010】また、回路としては、移動度の最も小さいものに律速されるので、非常に大きな問題となっていた。

[0011]

【課題を解決するための手段】本発明は、上述した課題を解決するための手段として、絶縁基体上に結晶の成長起点を有し、選択的に結晶成長させた半導体基体に作製した半導体装置において、前記半導体装置の自由キャリアが、前記成長起点近傍を除き、且つ、前記結晶成長方向に沿って走行することを特徴とした半導体装置を有する。

【0012】また、前記半導体装置が、少なくともソース、ドレイン、ゲート、チャネル部を有する絶縁ゲート型トランジスタであって、前記ゲート領域が前記成長起点をとり囲む様に配置されたことを特徴とする。

【0013】また、前記ゲート領域を複数有するととを 特徴とする。

後(シード)を配置し、気相センタキシーにより、シ [0014]また、前記半導体装置が、エミッタ、ベーードを中心としてボックス内に結晶を成長させるもので 50 ス、コレクタを有するトランジスタであり、該ベース

が、前記成長起点をとり囲む様に配置されたことを特徴 とする。

【0015】また、キャリア走行領域の平面形状が、5 角形以上の多角形あるいは円形であることを特徴とす

[0016]また、絶縁基体上の円形または5角形以上 の凹部に結晶の成長起点を有し、該成長起点から結晶成 長させるととを特徴とする半導体装置の製造方法によ り、上記課題を解決しようとするものである。 [0017]

·【作用】本発明によれば、核成長させるボックスを、少 なくとも5角形以上、または円形とすることにより、成 長した結晶がぶつからないようにするとともに、形成密 ′ 度を上げることができる。

【0018】また欠陥に対して、ほぼ垂直にゲート領域 を設け、欠陥を横切らない様に、デバイスを構成し、ま た欠陥の集中しているシード付近はキャリアの走行領域 として使わないような構成とすることにより、キャリア の移動度が欠陥の多少により、影響されることを防止で きる。

【0019】また、同一ボックス中に、複数個のトラン ジスタを設け、且つ、そのボックス形状を活かした設計 を行なうことにより、半導体素子の形成密度をより高く することができる。

[0020]

[実施例] (実施例1)図1は、本発明の一実施例を示 す図であり、(a)図は、半導体素子領域を特に示す平 面図、(b)図は、電極等を含めた場合の(a)図のA -A' 断面図である。

[0021]図1において、1は石英ガラス基板、2は 30 nMOSトランジスタのP形チャネル領域、3はソース 及びドレインになるn゚領域である。


【0022】また4はゲート絶縁膜、5はゲート電極、 20はシードとなる窒化膜領域、100は電極となる金 属、200は層間絶縁膜である。

[0023] 本実施例の半導体装置は、後述するよう に、円形のボックスに、気相センタキシー法により、S iを結晶成長後、選択研磨を行ない、基板を作成後、円 形のゲート電極5を作成してMOSトランジスタを作成 したものである。

[0024] 気相センタキシーの欠陥はシードから放射 状に入るので、本実施例の様な構造にすると、キャリア は結晶成長方向に走行し、放射状の欠陥を横切らず、欠 陥に沿って走行するようになる。

【0025】図2は、従来例((a)図)と本発明 ((b)図)におけるMOSトランジスタのキャリアの 移動度をヒストグラムで表わしたものである。

【0026】(a)図の従来例では、欠陥を横切るもの が多いため、移動度は50cm~/v・secにピーク



[0027]次に、実施例1の製造工程の一例を図3の 断面工程図を参照しながら示す。

め、移動度が改善されたという効果が得られたのであ

【0028】(1)石英ガラス1を凹形の円形ボックス 形状にエッチング後、凹部の中心にシード20としてS i, N. をLPCVDで堆積し、バターニングによって 形成する。その後、SiH, Cl, +HCl, SiCl , +HCl等のガスを使って、シード20としてのSi , N. を中心として結晶成長を行う(図3 (a))。 【0029】(2) Siのみを、石英ガラス 1をストッ パーとして選択研磨する。その後、B・を1×10¹¹~ 1×10¹³ c m² 程度イオン注入し、熱処理することに よってP領域を形成する(図3(b))。

【0030】(3)ゲート酸化膜4を直接酸化法によっ て形成した後、ゲート電極となるポリシリコンを堆積す る。イオン注入によりP, As等を1×10²⁵~1×1 0º°cm-'程度ドーピングし、熱処理を行なった後、パ ターニングして、ゲート電極5を作成する(図3 (c)).

【0031】(4)ゲート電極5をマスクにして、A s, P等のn型不純物を上部から1×10¹⁵~1×10 ¹゚cm⁻¹程度、イオン注入し、熱処理することにより、 ソース. ドレイン領域3となるn* 領域を形成する(図 3 (d)).

【0032】(5)層間絶縁膜200となるシリコン酸 化物を堆積後、コンタクトの穴をパターニングであけ る。

[0033]電極100となるA1, A1-Si等の金 属をスパッタ等の方法で堆積し、パターニングにより電 極、配線を形成する(図3(e))。

【0034】(実施例2)図4に他の実施例を示す。図 4において、(a)は特に半導体素子領域を示す平面図 であり、(b)は電極等を加えた(a)のA-A'の断 面図である。

【0035】本実施例では、1つの円形ボックス中に二 40 つのMOSトランジスタを作成した。図1の実施例と異 なるのは、第1のトランジスタが、領域3(ソースor ドレイン)、領域5 (ゲート)、領域3' (ソースor ドレイン)で作成され、第2のトランジスタが、領域 (ソースorドレイン)、領域5'(ゲート)、領 域3"(ソースoェドレイン)で作成され、且つ素子分 離領域10が二つのトランジスタの活性領域を分離して いる点である。

【0036】との様な構造により、二つのトランジスタ のゲート幅を円周の長さで決めることができ、ゲート幅 をもっていたが、(b)図に示す本発明においては、l 50 の比を任意に決めることができる。これは例えばインバ ータとして応用した場合、その最小単位として極めて好 都合に設計することができる。

【0037】図5は、図4の等価回路であり、インバータを示している。

【0038】同図において、Voutは共通であり、図4では3'の領域に対応する。本実施例によれば、この様に1つの円形ボックスに容易にインバーター組が作成できる。

【0039】上述した実施例ではボックス、ゲート電極等を円形で作製する例を示したが、5角形以上の多角形 10であれば、同様の効果が生じるととは明らかであり、角数の多い方が良いのは当然である。

[0040]図6は、本実施例と従来例の半導体装置の 集積密度を示す平面図であり、(a)図が従来例、

(b) 図は本発明の例を示す。従来例の (a) 図では4 角形のボックスと結晶が一致していないため、ボックス の一辺をしとすると、結晶がぶつからないようにするに は最小 $\sqrt{2}$ Lの間隔が必要となる。一方本発明では、円 形のボックスと結晶が一致しているため、直径Lのボッ クスでは、最小しまで接近させることができる。そのた め、集積度としては、面積で考えると、従来例に比較し て $\sqrt{2}$ L× $\sqrt{2}$ L/L×Lsin60° = 2.3 倍にす ることができる。


[0041] (実施例3)図7は本発明の他の実施例を示す図である。(a)図は、主に素子領域を示す平面図であり、(b)図は電極等を付け加えた断面図である。本実施例の構造は図1とよく似ているが、本例ではゲートがなく、P領域に電極100をとってバイボーラトランジスタとして作製している。

【0042】本例においても、キャリアは結晶形成方向 30 に走行し、結晶欠陥を横切ることはない。従って前述した実施例と同様に、本発明の作用効果を得られることは明らかである。

【0043】とのように本発明は他のデバイスにも容易に応用でき、例えば、接合型FETにも、同様に、キャリア走行方向が結晶形成方向となるように各半導体素子領域を構成することにより適用できる。

[0044] すなわち、欠陥を横切ることなく、欠陥に沿ってキャリアを走行させることにより、センタキシー結晶の利点を、より利用することができるのである。 [0045]

[発明の効果]以上説明した様に、本発明によれば、発



[0046]また、ボックス形状を5角形以上の多角形や円形として形成できるため、集積密度を上げることができる。

【0047】また、1つのボックス中に複数のトランジスタを形成することで、ボックス内の半導体領域を有効に使うことができ、例えば、1ボックス中にインバータを形成することもでき、より一層高密度化対応とすることができる。

【図面の簡単な説明】

【図1】本発明の実施例1の半導体装置を示す図である。

【図2】本発明の実施例 I の半導体装置と従来例の装置とのキャリア移動度の比較を示す図である。

【図3】実施例1の製造工程の一例を示す図である。

[図4]本発明の実施例2の半導体装置を示す図である。

【図5】実施例2のインバータの等価回路を示す図である。

[図6]本発明の半導体装置と従来例との集積度を比較する図である。


【図7】本発明の実施例3の半導体装置を示す図である。

【図8】従来例の4角形のボックスとシードを示す平面 の 図である。

【図9】従来例の半導体装置とその欠陥を示す図である。


【符号の説明】


- 1 石英ガラス基板
- 2 チャネル領域
- 3 ソースまたはドレイン領域
- 4 ゲート絶縁膜
- 5 ゲート電極
- 20 シード
- 40 100 電極
 - 200 層間絶縁膜




BEST AVAILABLE COPY









[図6]







[図5]




[図7]





【図9】



BEST AVAILABLE COPY